Teknologi Very large scale integration (VLSI) - Intelektual Pustaka Media Utama (IPMU)

Very large scale integration (VLSI) atau Integrasi skala sangat besar adalah proses pembuatan integrated circuit (IC) dengan menggabungkan ribuan transistor ke dalam satu chip [1]. Makalah berjudul “Delay-power efficient VLSI architecture design for robust proportionate adaptive filter” yang ditulis oleh Lakshmaiah dkk. pada makalah ini membahas algoritma penyaringan adaptif proporsional yang kuat dan arsitektur VLSI yang efisien untuk identifikasi spare system di dalam derau impulsif, beberapa jenis algoritma digabungkan untuk mendapatkan hasil yang optimal. Makalah ini telah terbit pada The Indonesian Journal of Electrical Engineering and Computer Science (IJEECS), volume 26, issue 1, 2022

Dalam makalah tersebut, Lakshmaiah dkk. telah mengumpulkan algoritma yang dapat diandalkan dan membuat analisis komparatif dari semua algoritma yang dikumpulkan dalam hal konvergensi, perangkat keras dan kinerja. Penulis menyimpulkan bahwa algoritma delayed μ-law least mean logarithmic square (DMPLMLS) merupakan solusi VLSI yang lebih baik di dalam kondisi derau impulsif untuk identifikasi spare system. Yang digunakan adalah filter dengan orde 32 dan 64-bit dan hasil yang diperoleh adalah data arrival time (DAT) yang menunjukkan saat terjadinya titik puncak pada rangkaian, adaption delay (AD) digunakan untuk menunjukkan jumlah siklus, area-delay product (ADP) menunjukkan hasil kali area dan DAT, total delay pada rangkaian ditunjukkan dengan (D), energy per sample (EPS) menunjukkan hasil kali daya dan DAT dari rangkaian yang dicantumkan pada Tabel 1.